| 年度 |
2025年度 |
開講部局 |
先進理工系科学研究科博士課程前期先進理工系科学専攻情報科学プログラム |
| 講義コード |
WSN20201 |
科目区分 |
専門的教育科目 |
| 授業科目名 |
Embedded System |
授業科目名
（フリガナ） |
エンベディド システム |
| 英文授業科目名 |
Embedded System |
| 担当教員名 |
中野 浩嗣,VICTOR PARQUE,伊藤 靖朗 |
担当教員名
(フリガナ) |
ナカノ コウジ,ヴィクター パルケ,イトウ ヤスアキ |
| 開講キャンパス |
東広島 |
開設期 |
1年次生 前期 １ターム |
| 曜日・時限・講義室 |
(1T) 金5-10 |
| 授業の方法 |
講義 |
授業の方法
【詳細情報】 |
対面 |
| FPGAを用いてCPUを設計します。 |
| 単位 |
2.0 |
週時間 |
6 |
使用言語 |
E
:
英語 |
| 学習の段階 |
5
:
大学院基礎的レベル
|
| 学問分野（分野） |
25
:
理工学 |
| 学問分野（分科） |
02
:
情報科学 |
| 対象学生 |
|
| 授業のキーワード |
|
| 教職専門科目 |
|
教科専門科目 |
|
プログラムの中での
この授業科目の位置づけ
（学部生対象科目のみ） | |
|---|
到達度評価
の評価項目
（学部生対象科目のみ） | |
|---|
| 授業の目標・概要等 |
この授業の目標は,Verilog HDL, ハードウェア・論理設計，プロセッサアーキテクチャを理解することである． |
| 授業計画 |
[1] 準備テスト
[2,3,4] Verilog HDL 入門と論理ゲートの設計
[5,6,7] 組合せ回路の設計
[8,9,10,11] 順序回路の設計
[12,13,14,15] CPUの設計 |
| 教科書・参考書等 |
資料を配布する。 |
授業で使用する
メディア・機器等 |
配付資料 |
| 【詳細情報】 |
Nexys 4 FPGAボード |
授業で取り入れる
学習手法 |
|
予習・復習への
アドバイス |
レポート課題をしっかりやること。 |
履修上の注意
受講条件等 |
この授業を受講する人は，準備テストに合格する必要がある。
準備テストは，ハードウェアと論理設計に関する内容である。 |
| 成績評価の基準等 |
宿題とレポートを総合評価 |
| 実務経験 |
|
実務経験の概要と
それに基づく授業内容 |
|
| メッセージ |
|
| その他 |
|
すべての授業科目において，授業改善アンケートを実施していますので，回答に協力してください。
回答に対しては教員からコメントを入力しており，今後の改善につなげていきます。 |