広島大学シラバス

シラバスTOPへ
English
年度 2021年度 開講部局 情報科学部
講義コード KA124001 科目区分 専門教育科目
授業科目名 計算機構成論
授業科目名
(フリガナ)
ケイサンキコウセイロン
英文授業科目名 Computer Architecture
担当教員名 中野 浩嗣
担当教員名
(フリガナ)
ナカノ コウジ
開講キャンパス 東広島 開設期 2年次生   後期   4ターム
曜日・時限・講義室 (4T) 金1-4:工218
授業の方法 講義 授業の方法
【詳細情報】
 
オンラインビデオによる講義とレポート 
単位 2.0 週時間   使用言語 B : 日本語・英語
学習の段階 3 : 中級レベル
学問分野(分野) 25 : 理工学
学問分野(分科) 02 : 情報科学
対象学生
授業のキーワード 計算機アーキテクチャ,プロセッサアーキテクチャ,ハードウェア記述言語 
教職専門科目   教科専門科目  
プログラムの中での
この授業科目の位置づけ
計算機の根幹となるプロセッサアーキテクチャの基礎と設計方法を習得する. 
到達度評価
の評価項目
電子システムプログラム
(能力・技能)
・電子システム分野の基礎概念,知識および手法を具体的・専門的な問題に応用する能力

情報科学プログラム
(能力・技能)
・I3. ハードウェアとソフトウェアの知識及びデータを効率的に処理するプログラミング能力 
授業の目標・概要等 Verilog HDLを用いて,簡単な組み合わせ回路の設計から始めて,簡単なプロセッサの設計まで行うことにより,プロセッサアーキテクチャを理解する.設計したプロセッサアーキテクチャをターゲットしたアセンブリ言語プログラミングを修得する.C言語プログラムがどのように機械語に翻訳され,実行されるかを体験により学ぶ. 
授業計画 第1回 ガイダンス
第2,3回 ハードウェア記述言語Verilog HDLの導入:モジュール,assign文,テストベンチ,シミューレーション
第4,5回 ハードウェア記述言語Verilog HDLの基礎,インスタンス化,数値表現,always文,可変ビット長の回路
第6,7回 Verilog HDLによるデジタル回路の設計:セレクタ回路,デコーダー回路,算術論理演算回路
第8,9回 Verilog HDLによるデジタル回路の設計:フリップフロップ,完全同期式順序回路,ステートマシン,スタック
第10,11回 Verilog HDLによるデジタル回路の設計:演算スタック,メモリ回路,命令フェッチ回路
第12,13回 TinyCPUのアーキテクチャ,Verilog HDLによるTinyCPUの設計
第14,15回 TinyCPUのアセンブリ言語プログラミング,アセンブラ,コンパイラ
第16回 期末テスト 
教科書・参考書等 授業ビデオとPDF資料を公開する. 
授業で使用する
メディア・機器等
 
【詳細情報】 授業ビデオとPDF資料を公開する. 
授業で取り入れる
学習手法
 
予習・復習への
アドバイス
レポートは早めに提出してください. 
履修上の注意
受講条件等
 
成績評価の基準等 レポート,期末試験を総合する. 
実務経験  
実務経験の概要と
それに基づく授業内容
 
メッセージ  
その他 民間企業で研究開発経験をもつ教員がハードウェア記述言語,プロセッサアーキテクチャ,プロセッサ設計法について講義する. 
すべての授業科目において,授業改善アンケートを実施していますので,回答に協力してください。
回答に対しては教員からコメントを入力しており,今後の改善につなげていきます。 
シラバスTOPへ